<?xml version="1.0" encoding="ISO-8859-1"?>
<?xml-stylesheet href="http://www.w3.org/2000/08/w3c-synd/style.css" type="text/css"?>
<!-- generator="FeedCreator 1.6" -->
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:trackback="http://madskills.com/public/xml/rss/module/trackback/"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:content="http://purl.org/rss/1.0/modules/content/"
    xmlns:dc="http://purl.org/dc/elements/1.1/"
    xmlns:atom="http://www.w3.org/2005/Atom">
    <channel rdf:about="https://rss.golem.de/rss.php?ms=isscc&amp;feed=RSS1.0">
        <title>Golem.de - International Solid-State Circuit Conference</title>
        <description>IT-News fuer Profis</description>
        <link>https://www.golem.de/specials/isscc/</link>
        <atom:link rel="self" href="https://rss.golem.de/rss.php?ms=isscc&amp;feed=RSS1.0" />
        <image rdf:resource="https://www.golem.de/staticrl/images/Golem-Logo-black-small.png" />
        <dc:date>2026-05-07T12:18:12+02:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="https://www.golem.de/news/heracles-chip-intel-beschleunigt-rechnen-mit-verschluesselten-daten-2603-206355.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/rekord-bei-speicherdichte-samsungs-qlc-v9-speicherchip-schlaegt-alle-konkurrenten-2401-181698.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/lisa-su-die-naechste-grosse-herausforderung-heisst-energieeffizienz-2302-172097.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/server-cpu-sapphire-rapids-hat-60-gespiegelte-cpu-kerne-2202-163317.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/custom-compute-group-intel-entwickelt-effiziente-blockchain-beschleuniger-2202-163120.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/bonanza-mine-bzm2-intel-hat-ersten-kunden-fuer-eigenen-bitcoin-chip-2201-162538.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/intel-labs-day-von-coolen-chips-und-schlauen-papageien-2012-152575.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/machine-learning-facebooks-ki-chef-sucht-neue-sprache-fuer-deep-learning-1902-139472.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/raja-koduri-intel-zeigt-prototyp-von-dediziertem-grafikchip-1802-132861.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/fertigungstechnik-intel-steckt-kobalt-und-4-5-milliarden-us-dollar-in-chips-1802-132848.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/ryzen-7-1800x-im-test-amd-ist-endlich-zurueck-1703-125996.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/bics3-flash-forward-startet-fertigung-von-512-gbit-flash-chips-1702-126062.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/prozessor-ryzen-benoetigt-weniger-flaeche-als-intels-kaby-lake-1702-126043.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/flash-speicher-micron-spricht-ueber-768-gbit-chip-1602-118973.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/halbleiterfertigung-samsung-zeigt-sram-zelle-mit-10ff-technik-1602-118950.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/visc-roadmap-soft-machines-will-apples-und-intels-prozessoren-schlagen-1602-118929.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/mit-eyeriss-168-kern-chip-soll-deep-learning-in-smartphones-bringen-1602-118919.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/auftragsfertiger-samsung-kuendigt-10-nanometer-technik-an-1502-112585.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/system-on-a-chip-fuer-notebooks-amds-carrizo-soll-ein-effizienzwunder-werden-1502-112513.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/fertigungstechnik-der-14-nanometer-schwindel-1502-112524.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/ivy-bridge-ex-intels-xeon-e7-v2-mit-15-kernen-und-drei-ringbussen-1402-104646.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/intel-cpu-edram-mit-102-gbyte-s-bei-1-watt-und-effiziente-grafikkerne-1402-104485.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/intel-cpu-haswells-spannungsregler-spult-durchs-chipgehaeuse-1402-104480.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/intel-puf-sichere-schluessel-durch-zufallszahlen-in-chip-arrays-1402-104456.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/toshibas-embedded-sram-viel-laengere-standbyzeit-fuer-mobile-geraete-1302-97804.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/lpddr3-1-gbyte-ddr3-speicher-fuer-smartphones-und-tablets-1202-89983.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/chinesischer-forschungschip-16-core-cpu-mit-message-passing-1202-89946.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/sony-funkuebertragung-mit-6-3-gbit-s-1202-89909.html"/>
                <rdf:li rdf:resource="https://www.golem.de/news/rosepoint-intel-integriert-wlan-in-atom-cpu-1202-89891.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1108/85919.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1102/81673.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1102/81640.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1102/81600.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1102/81571.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1011/79649.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1002/73231.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1002/72971.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1002/72885.html"/>
                <rdf:li rdf:resource="https://www.golem.de/1002/72849.html"/>
                <rdf:li rdf:resource="https://www.golem.de/0911/71513.html"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="https://www.golem.de/staticrl/images/Golem-Logo-black-small.png">
        <title>Golem.de - International Solid-State Circuit Conference</title>
        <link>https://www.golem.de/</link>
        <url>https://www.golem.de/staticrl/images/Golem-Logo-black-small.png</url>
    </image>
    <item rdf:about="https://www.golem.de/news/heracles-chip-intel-beschleunigt-rechnen-mit-verschluesselten-daten-2603-206355.html">
        <dc:format>text/html</dc:format>
        <dc:date>2026-03-11T12:50:01+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Heracles-Chip: Intel beschleunigt Rechnen mit verschlüsselten Daten</title>
        <link>https://www.golem.de/news/heracles-chip-intel-beschleunigt-rechnen-mit-verschluesselten-daten-2603-206355.html</link>
        <description>Rechnen ohne Entschlüsselung der verarbeiteten Daten ist extrem aufwendig. Intel hat einen Chip gezeigt, der wesentlich schneller ist als CPUs. (&lt;a href=&quot;https://www.golem.de/specials/technik-und-hardware/&quot;&gt;Technik/Hardware&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=206355&amp;amp;page=1&amp;amp;ts=1773226201&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments />
        <content:encoded><![CDATA[<img src="https://www.golem.de/2603/206355-565989-565987_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Rechnen ohne Entschlüsselung der verarbeiteten Daten ist extrem aufwendig. Intel hat einen Chip gezeigt, der wesentlich schneller ist als CPUs. (<a href="https://www.golem.de/specials/technik-und-hardware/">Technik/Hardware</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=206355&amp;page=1&amp;ts=1773226201" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/rekord-bei-speicherdichte-samsungs-qlc-v9-speicherchip-schlaegt-alle-konkurrenten-2401-181698.html">
        <dc:format>text/html</dc:format>
        <dc:date>2024-01-30T15:35:02+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Rekord bei Speicherdichte: Samsungs QLC-V9-Speicherchip schlägt alle Konkurrenten</title>
        <link>https://www.golem.de/news/rekord-bei-speicherdichte-samsungs-qlc-v9-speicherchip-schlaegt-alle-konkurrenten-2401-181698.html</link>
        <description>Die V9-Generation mit 280 Schichten soll günstigere, größere und schnellere SSDs ermöglichen. Selbst Intels PLC-NAND mit 5 Bits pro Zelle kommt nicht mit. (&lt;a href=&quot;https://www.golem.de/specials/solidstatedrive/&quot;&gt;Solid State Drive&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/speichermedien/&quot;&gt;Speichermedien&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=181698&amp;amp;page=1&amp;amp;ts=1706621702&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>13</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/2401/181698-425415-425413_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Die V9-Generation mit 280 Schichten soll günstigere, größere und schnellere SSDs ermöglichen. Selbst Intels PLC-NAND mit 5 Bits pro Zelle kommt nicht mit. (<a href="https://www.golem.de/specials/solidstatedrive/">Solid State Drive</a>, <a href="https://www.golem.de/specials/speichermedien/">Speichermedien</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=181698&amp;page=1&amp;ts=1706621702" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/lisa-su-die-naechste-grosse-herausforderung-heisst-energieeffizienz-2302-172097.html">
        <dc:format>text/html</dc:format>
        <dc:date>2023-02-22T13:45:03+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Lisa Su: &quot;Die nächste große Herausforderung heißt Energieeffizienz&quot;</title>
        <link>https://www.golem.de/news/lisa-su-die-naechste-grosse-herausforderung-heisst-energieeffizienz-2302-172097.html</link>
        <description>Auf einer IEEE-Veranstaltung hat AMD-Chefin Lisa Su über die Herausforderungen für Supercomputer in den kommenden Jahren gesprochen. (&lt;a href=&quot;https://www.golem.de/specials/isscc/&quot;&gt;ISSCC&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=172097&amp;amp;page=1&amp;amp;ts=1677066303&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>13</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/2302/172097-368060-368057_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Auf einer IEEE-Veranstaltung hat AMD-Chefin Lisa Su über die Herausforderungen für Supercomputer in den kommenden Jahren gesprochen. (<a href="https://www.golem.de/specials/isscc/">ISSCC</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=172097&amp;page=1&amp;ts=1677066303" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/server-cpu-sapphire-rapids-hat-60-gespiegelte-cpu-kerne-2202-163317.html">
        <dc:format>text/html</dc:format>
        <dc:date>2022-02-21T18:30:02+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Server-CPU: Sapphire Rapids hat 60 gespiegelte CPU-Kerne</title>
        <link>https://www.golem.de/news/server-cpu-sapphire-rapids-hat-60-gespiegelte-cpu-kerne-2202-163317.html</link>
        <description>Eine Anordnung wie Schmetterlingsflügel: Intel hat den internen Aufbau von Sapphire Rapids erläutert, der ersten Chiplet-basierten Xeon-CPU. (&lt;a href=&quot;https://www.golem.de/specials/xeon/&quot;&gt;Xeon&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=163317&amp;amp;page=1&amp;amp;ts=1645461002&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>17</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/2202/163317-314599-314597_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Eine Anordnung wie Schmetterlingsflügel: Intel hat den internen Aufbau von Sapphire Rapids erläutert, der ersten Chiplet-basierten Xeon-CPU. (<a href="https://www.golem.de/specials/xeon/">Xeon</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=163317&amp;page=1&amp;ts=1645461002" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/custom-compute-group-intel-entwickelt-effiziente-blockchain-beschleuniger-2202-163120.html">
        <dc:format>text/html</dc:format>
        <dc:date>2022-02-11T18:42:02+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Custom Compute Group: Intel entwickelt effiziente Blockchain-Beschleuniger</title>
        <link>https://www.golem.de/news/custom-compute-group-intel-entwickelt-effiziente-blockchain-beschleuniger-2202-163120.html</link>
        <description>Die Roadmap steht, die Custom Compute Group ebenfalls: Intel arbeitet an Blockchain-Beschleunigern, ein Bitcoin-Design ist schon fertig. (&lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/isscc/&quot;&gt;ISSCC&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=163120&amp;amp;page=1&amp;amp;ts=1644597722&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>17</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/2202/163120-313351-313349_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Die Roadmap steht, die Custom Compute Group ebenfalls: Intel arbeitet an Blockchain-Beschleunigern, ein Bitcoin-Design ist schon fertig. (<a href="https://www.golem.de/specials/intel/">Intel</a>, <a href="https://www.golem.de/specials/isscc/">ISSCC</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=163120&amp;page=1&amp;ts=1644597722" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/bonanza-mine-bzm2-intel-hat-ersten-kunden-fuer-eigenen-bitcoin-chip-2201-162538.html">
        <dc:format>text/html</dc:format>
        <dc:date>2022-01-20T11:42:02+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Bonanza Mine: Intel hat ersten Kunden für eigenen Bitcoin-Chip</title>
        <link>https://www.golem.de/news/bonanza-mine-bzm2-intel-hat-ersten-kunden-fuer-eigenen-bitcoin-chip-2201-162538.html</link>
        <description>Mit den Bonanza Mine entwickelt Intel eigene Bitcoin-ASICs, die besonders effizient beim Schürfen der Kryptowährung sein sollen. (&lt;a href=&quot;https://www.golem.de/specials/bitcoin/&quot;&gt;Bitcoin&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=162538&amp;amp;page=1&amp;amp;ts=1642671722&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>25</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/2201/162538-309891-309889_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Mit den Bonanza Mine entwickelt Intel eigene Bitcoin-ASICs, die besonders effizient beim Schürfen der Kryptowährung sein sollen. (<a href="https://www.golem.de/specials/bitcoin/">Bitcoin</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=162538&amp;page=1&amp;ts=1642671722" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/intel-labs-day-von-coolen-chips-und-schlauen-papageien-2012-152575.html">
        <dc:format>text/html</dc:format>
        <dc:date>2020-12-04T11:45:02+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel Labs Day: Von coolen Chips und schlauen Papageien</title>
        <link>https://www.golem.de/news/intel-labs-day-von-coolen-chips-und-schlauen-papageien-2012-152575.html</link>
        <description>Intel forscht weiter an Silicon Photonics, Neuromorphic Computing und Quantum Computing: Das Ziel ist es, Limits zu überwinden. (&lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/isscc/&quot;&gt;ISSCC&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=152575&amp;amp;page=1&amp;amp;ts=1607075102&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments />
        <content:encoded><![CDATA[<img src="https://www.golem.de/2012/152575-251149-251147_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Intel forscht weiter an Silicon Photonics, Neuromorphic Computing und Quantum Computing: Das Ziel ist es, Limits zu überwinden. (<a href="https://www.golem.de/specials/intel/">Intel</a>, <a href="https://www.golem.de/specials/isscc/">ISSCC</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=152575&amp;page=1&amp;ts=1607075102" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/machine-learning-facebooks-ki-chef-sucht-neue-sprache-fuer-deep-learning-1902-139472.html">
        <dc:format>text/html</dc:format>
        <dc:date>2019-02-19T11:55:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Machine Learning: Facebooks KI-Chef sucht neue Sprache für Deep Learning</title>
        <link>https://www.golem.de/news/machine-learning-facebooks-ki-chef-sucht-neue-sprache-fuer-deep-learning-1902-139472.html</link>
        <description>Der KI-Chef von Facebook möchte die aktuelle Herangehensweise an Deep-Learning-Probleme gern völlig neu denken. Dazu gehört eine Programmiersprache, die effizienter ist als Python, ebenso wie neue Hardware, die nicht nur Matrizen multipliziert. (&lt;a href=&quot;https://www.golem.de/specials/deep-learning/&quot;&gt;Deep Learning&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/grafikhardware/&quot;&gt;Grafikkarten&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=139472&amp;amp;page=1&amp;amp;ts=1550570100&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>6</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1902/139472-187614-187612_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Der KI-Chef von Facebook möchte die aktuelle Herangehensweise an Deep-Learning-Probleme gern völlig neu denken. Dazu gehört eine Programmiersprache, die effizienter ist als Python, ebenso wie neue Hardware, die nicht nur Matrizen multipliziert. (<a href="https://www.golem.de/specials/deep-learning/">Deep Learning</a>, <a href="https://www.golem.de/specials/grafikhardware/">Grafikkarten</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=139472&amp;page=1&amp;ts=1550570100" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/raja-koduri-intel-zeigt-prototyp-von-dediziertem-grafikchip-1802-132861.html">
        <dc:format>text/html</dc:format>
        <dc:date>2018-02-20T07:37:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Raja Koduri: Intel zeigt Prototyp von dediziertem Grafikchip</title>
        <link>https://www.golem.de/news/raja-koduri-intel-zeigt-prototyp-von-dediziertem-grafikchip-1802-132861.html</link>
        <description>Unter der Leitung von Raja Koduri entwickelt Intel wieder dedizierte Grafikchips: Ein erster Prototyp ist mit 14-nm-Technik gefertigt worden, nutzt die aktuelle Gen9LP-Architektur und taktet doppelt so hoch wie die iGPUs in Prozessoren. (&lt;a href=&quot;https://www.golem.de/specials/grafikhardware/&quot;&gt;Grafikkarten&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=132861&amp;amp;page=1&amp;amp;ts=1519105020&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>43</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1802/132861-155839-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Unter der Leitung von Raja Koduri entwickelt Intel wieder dedizierte Grafikchips: Ein erster Prototyp ist mit 14-nm-Technik gefertigt worden, nutzt die aktuelle Gen9LP-Architektur und taktet doppelt so hoch wie die iGPUs in Prozessoren. (<a href="https://www.golem.de/specials/grafikhardware/">Grafikkarten</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=132861&amp;page=1&amp;ts=1519105020" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/fertigungstechnik-intel-steckt-kobalt-und-4-5-milliarden-us-dollar-in-chips-1802-132848.html">
        <dc:format>text/html</dc:format>
        <dc:date>2018-02-19T13:20:08+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Fertigungstechnik: Intel steckt Kobalt und 4,5 Milliarden US-Dollar in Chips</title>
        <link>https://www.golem.de/news/fertigungstechnik-intel-steckt-kobalt-und-4-5-milliarden-us-dollar-in-chips-1802-132848.html</link>
        <description>Für 10 nm und 7 nm setzt Intel auf Kobalt statt Wolfram oder Kupfer für die Interconnects in Prozessoren, was die Elektromigration verringern soll. In Israel wird zudem die Fab 28 bei Kiryat Gat für 4,5 Milliarden US-Dollar aufgerüstet. (&lt;a href=&quot;https://www.golem.de/specials/halbleiterfertigung/&quot;&gt;Halbleiterfertigung&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=132848&amp;amp;page=1&amp;amp;ts=1519039208&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>23</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1802/132848-155798-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Für 10 nm und 7 nm setzt Intel auf Kobalt statt Wolfram oder Kupfer für die Interconnects in Prozessoren, was die Elektromigration verringern soll. In Israel wird zudem die Fab 28 bei Kiryat Gat für 4,5 Milliarden US-Dollar aufgerüstet. (<a href="https://www.golem.de/specials/halbleiterfertigung/">Halbleiterfertigung</a>, <a href="https://www.golem.de/specials/cpu/">Prozessor</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=132848&amp;page=1&amp;ts=1519039208" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/ryzen-7-1800x-im-test-amd-ist-endlich-zurueck-1703-125996.html">
        <dc:format>text/html</dc:format>
        <dc:date>2017-03-02T18:33:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Ryzen 7 1800X im Test: &quot;AMD ist endlich zurück&quot;</title>
        <link>https://www.golem.de/news/ryzen-7-1800x-im-test-amd-ist-endlich-zurueck-1703-125996.html</link>
        <description>In Spielen etwas langsamer, dafür in Anwendungen oft gleichauf mit Intels doppelt so teurem Achtkerner: AMDs neuer Octacore-Prozessor für den Sockel AM4, der Ryzen 7 1800X, gefällt uns als Gesamtpaket. Preislich noch attraktiver sind die beiden niedriger getakteten Modelle. (&lt;a href=&quot;https://www.golem.de/specials/zen/&quot;&gt;AMD Zen&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=125996&amp;amp;page=1&amp;amp;ts=1488472380&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>347</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1703/125996-136019-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">In Spielen etwas langsamer, dafür in Anwendungen oft gleichauf mit Intels doppelt so teurem Achtkerner: AMDs neuer Octacore-Prozessor für den Sockel AM4, der Ryzen 7 1800X, gefällt uns als Gesamtpaket. Preislich noch attraktiver sind die beiden niedriger getakteten Modelle. (<a href="https://www.golem.de/specials/zen/">AMD Zen</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=125996&amp;page=1&amp;ts=1488472380" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/bics3-flash-forward-startet-fertigung-von-512-gbit-flash-chips-1702-126062.html">
        <dc:format>text/html</dc:format>
        <dc:date>2017-02-08T12:23:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>BiCS3: Flash Forward startet Fertigung von 512-GBit-Flash-Chips</title>
        <link>https://www.golem.de/news/bics3-flash-forward-startet-fertigung-von-512-gbit-flash-chips-1702-126062.html</link>
        <description>Toshiba und Western Digital haben die Kapazität ihres BiCS3 genannten Flash-Speichers verdoppelt. Die Pilotproduktion von 512-GBit-Dies sei angelaufen, womit Flash Forward zeitlich einige Wochen vor Samsung liegen könnte. (&lt;a href=&quot;https://www.golem.de/specials/western-digital/&quot;&gt;Western Digital&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/toshiba/&quot;&gt;Toshiba&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=126062&amp;amp;page=1&amp;amp;ts=1486549380&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments />
        <content:encoded><![CDATA[<img src="https://www.golem.de/1702/126062-134721-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Toshiba und Western Digital haben die Kapazität ihres BiCS3 genannten Flash-Speichers verdoppelt. Die Pilotproduktion von 512-GBit-Dies sei angelaufen, womit Flash Forward zeitlich einige Wochen vor Samsung liegen könnte. (<a href="https://www.golem.de/specials/western-digital/">Western Digital</a>, <a href="https://www.golem.de/specials/toshiba/">Toshiba</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=126062&amp;page=1&amp;ts=1486549380" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/prozessor-ryzen-benoetigt-weniger-flaeche-als-intels-kaby-lake-1702-126043.html">
        <dc:format>text/html</dc:format>
        <dc:date>2017-02-07T15:32:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Prozessor: Ryzen benötigt weniger Fläche als Intels Kaby Lake</title>
        <link>https://www.golem.de/news/prozessor-ryzen-benoetigt-weniger-flaeche-als-intels-kaby-lake-1702-126043.html</link>
        <description>Obgleich Intel die bessere Fertigungstechnik nutzt, hat AMD seine Ryzen-CPUs so designt, dass sie trotz teils mehr Cache schlanker ausfallen als Kaby Lake. Das könnte zwar mit Nachteilen einhergehen, verringert aber die Kosten. (&lt;a href=&quot;https://www.golem.de/specials/zen/&quot;&gt;AMD Zen&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=126043&amp;amp;page=1&amp;amp;ts=1486474320&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>9</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1605/121042-119968-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Obgleich Intel die bessere Fertigungstechnik nutzt, hat AMD seine Ryzen-CPUs so designt, dass sie trotz teils mehr Cache schlanker ausfallen als Kaby Lake. Das könnte zwar mit Nachteilen einhergehen, verringert aber die Kosten. (<a href="https://www.golem.de/specials/zen/">AMD Zen</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=126043&amp;page=1&amp;ts=1486474320" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/flash-speicher-micron-spricht-ueber-768-gbit-chip-1602-118973.html">
        <dc:format>text/html</dc:format>
        <dc:date>2016-02-07T12:25:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Flash-Speicher: Micron spricht über 768-GBit-Chip</title>
        <link>https://www.golem.de/news/flash-speicher-micron-spricht-ueber-768-gbit-chip-1602-118973.html</link>
        <description>Fast die doppelte Speicherdichte wie Samsung, aber viel größer: Micron hat einen Vortrag über einen 3D-Flash-Speicher-Chip gehalten, der 768 GBit fasst. Er basiert auf für planaren Speicher typischer Technik. (&lt;a href=&quot;https://www.golem.de/specials/flash-speicher/&quot;&gt;Flash-Speicher&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/speichermedien/&quot;&gt;Speichermedien&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=118973&amp;amp;page=1&amp;amp;ts=1454840700&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>41</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1602/118973-113580-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Fast die doppelte Speicherdichte wie Samsung, aber viel größer: Micron hat einen Vortrag über einen 3D-Flash-Speicher-Chip gehalten, der 768 GBit fasst. Er basiert auf für planaren Speicher typischer Technik. (<a href="https://www.golem.de/specials/flash-speicher/">Flash-Speicher</a>, <a href="https://www.golem.de/specials/speichermedien/">Speichermedien</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=118973&amp;page=1&amp;ts=1454840700" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/halbleiterfertigung-samsung-zeigt-sram-zelle-mit-10ff-technik-1602-118950.html">
        <dc:format>text/html</dc:format>
        <dc:date>2016-02-05T11:50:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Halbleiterfertigung: Samsung zeigt SRAM-Zelle mit 10FF-Technik</title>
        <link>https://www.golem.de/news/halbleiterfertigung-samsung-zeigt-sram-zelle-mit-10ff-technik-1602-118950.html</link>
        <description>Über ein Drittel kompakter als in einem 14FF-Prozess: Samsungs neue SRAM-Zelle nimmt knapp 40 Prozent weniger Fläche ein, da sie im 10FF-Verfahren gefertigt wurde. Die neue Technologie ist aufgrund einiger Probleme aber noch längst nicht serienreif. (&lt;a href=&quot;https://www.golem.de/specials/samsung/&quot;&gt;Samsung&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/tsmc/&quot;&gt;TSMC&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=118950&amp;amp;page=1&amp;amp;ts=1454665800&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>2</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1602/118950-113514-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Über ein Drittel kompakter als in einem 14FF-Prozess: Samsungs neue SRAM-Zelle nimmt knapp 40 Prozent weniger Fläche ein, da sie im 10FF-Verfahren gefertigt wurde. Die neue Technologie ist aufgrund einiger Probleme aber noch längst nicht serienreif. (<a href="https://www.golem.de/specials/samsung/">Samsung</a>, <a href="https://www.golem.de/specials/tsmc/">TSMC</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=118950&amp;page=1&amp;ts=1454665800" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/visc-roadmap-soft-machines-will-apples-und-intels-prozessoren-schlagen-1602-118929.html">
        <dc:format>text/html</dc:format>
        <dc:date>2016-02-04T15:06:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Visc-Roadmap: Soft Machines will Apples und Intels Prozessoren schlagen</title>
        <link>https://www.golem.de/news/visc-roadmap-soft-machines-will-apples-und-intels-prozessoren-schlagen-1602-118929.html</link>
        <description>Mehr Kerne mit Reversed Hyperthreading und ein feinerer Herstellungsprozess: Soft Machines plant vier neue Prozessoren mit der VISC-Architektur und 10FF-Verfahren bei der TSMC. Die Energieeffizienz und die Single-Thread-Leistung sollen enorm sein. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/tsmc/&quot;&gt;TSMC&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=118929&amp;amp;page=1&amp;amp;ts=1454591160&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>10</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1510/116771-107342-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Mehr Kerne mit Reversed Hyperthreading und ein feinerer Herstellungsprozess: Soft Machines plant vier neue Prozessoren mit der VISC-Architektur und 10FF-Verfahren bei der TSMC. Die Energieeffizienz und die Single-Thread-Leistung sollen enorm sein. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/tsmc/">TSMC</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=118929&amp;page=1&amp;ts=1454591160" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/mit-eyeriss-168-kern-chip-soll-deep-learning-in-smartphones-bringen-1602-118919.html">
        <dc:format>text/html</dc:format>
        <dc:date>2016-02-04T12:30:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>MIT Eyeriss: 168-Kern-Chip soll Deep Learning in Smartphones bringen</title>
        <link>https://www.golem.de/news/mit-eyeriss-168-kern-chip-soll-deep-learning-in-smartphones-bringen-1602-118919.html</link>
        <description>Das MIT hat einen Chip entwickelt, der weitaus effizienter als eine Grafikeinheit in einem Mobile-SoC sein soll. Damit wäre Deep Learning in Smartphones oder Geräten des Internets der Dinge denkbar. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/smartphone/&quot;&gt;Smartphone&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=118919&amp;amp;page=1&amp;amp;ts=1454581800&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>6</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1602/118919-113420-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Das MIT hat einen Chip entwickelt, der weitaus effizienter als eine Grafikeinheit in einem Mobile-SoC sein soll. Damit wäre Deep Learning in Smartphones oder Geräten des Internets der Dinge denkbar. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/smartphone/">Smartphone</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=118919&amp;page=1&amp;ts=1454581800" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/auftragsfertiger-samsung-kuendigt-10-nanometer-technik-an-1502-112585.html">
        <dc:format>text/html</dc:format>
        <dc:date>2015-02-25T13:35:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Auftragsfertiger: Samsung kündigt 10-Nanometer-Technik an</title>
        <link>https://www.golem.de/news/auftragsfertiger-samsung-kuendigt-10-nanometer-technik-an-1502-112585.html</link>
        <description>Kleinere Strukturen für Smartphone- und Wearable-Chips: Samsungs neuer 10-nm-FinFET-Prozess soll die Geschwindigkeit steigern und die Leistungsaufnahme verringern. Intels bisheriger Technikvorsprung bei der Halbleiterfertigung könnte weiter schrumpfen. (&lt;a href=&quot;https://www.golem.de/specials/samsung/&quot;&gt;Samsung&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/technologie/&quot;&gt;Technologie&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=112585&amp;amp;page=1&amp;amp;ts=1424864100&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>12</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1411/110792-90828-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Kleinere Strukturen für Smartphone- und Wearable-Chips: Samsungs neuer 10-nm-FinFET-Prozess soll die Geschwindigkeit steigern und die Leistungsaufnahme verringern. Intels bisheriger Technikvorsprung bei der Halbleiterfertigung könnte weiter schrumpfen. (<a href="https://www.golem.de/specials/samsung/">Samsung</a>, <a href="https://www.golem.de/specials/technologie/">Technologie</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=112585&amp;page=1&amp;ts=1424864100" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/system-on-a-chip-fuer-notebooks-amds-carrizo-soll-ein-effizienzwunder-werden-1502-112513.html">
        <dc:format>text/html</dc:format>
        <dc:date>2015-02-24T02:45:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>System-on-a-Chip für Notebooks: AMDs Carrizo soll ein Effizienzwunder werden</title>
        <link>https://www.golem.de/news/system-on-a-chip-fuer-notebooks-amds-carrizo-soll-ein-effizienzwunder-werden-1502-112513.html</link>
        <description>Doppelte Akkulaufzeit bei mehr Geschwindigkeit: Carrizo setzt auf verbesserte CPU-Module sowie eine sparsamere Grafikeinheit, integriert den Chipsatz und unterstützt Connected Standby. (&lt;a href=&quot;https://www.golem.de/specials/carrizo/&quot;&gt;Carrizo&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=112513&amp;amp;page=1&amp;amp;ts=1424738700&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>35</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1502/112513-95431-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Doppelte Akkulaufzeit bei mehr Geschwindigkeit: Carrizo setzt auf verbesserte CPU-Module sowie eine sparsamere Grafikeinheit, integriert den Chipsatz und unterstützt Connected Standby. (<a href="https://www.golem.de/specials/carrizo/">Carrizo</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=112513&amp;page=1&amp;ts=1424738700" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/fertigungstechnik-der-14-nanometer-schwindel-1502-112524.html">
        <dc:format>text/html</dc:format>
        <dc:date>2015-02-23T13:03:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Fertigungstechnik: Der 14-Nanometer-Schwindel</title>
        <link>https://www.golem.de/news/fertigungstechnik-der-14-nanometer-schwindel-1502-112524.html</link>
        <description>Wenn Chiphersteller wie Globalfoundries, Intel, Samsung und TSMC von 14-Nanometer-Technik sprechen, meinen sie oft nicht dasselbe. Daher unterscheiden sich die Prozesse vor allem bei der Leistung und Entwicklungsgeschwindigkeit. Das nutzt insbesondere Apple aus. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=112524&amp;amp;page=1&amp;amp;ts=1424689380&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>78</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1502/112524-95455-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Wenn Chiphersteller wie Globalfoundries, Intel, Samsung und TSMC von 14-Nanometer-Technik sprechen, meinen sie oft nicht dasselbe. Daher unterscheiden sich die Prozesse vor allem bei der Leistung und Entwicklungsgeschwindigkeit. Das nutzt insbesondere Apple aus. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=112524&amp;page=1&amp;ts=1424689380" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/ivy-bridge-ex-intels-xeon-e7-v2-mit-15-kernen-und-drei-ringbussen-1402-104646.html">
        <dc:format>text/html</dc:format>
        <dc:date>2014-02-18T20:57:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Ivy Bridge-EX: Intels Xeon E7-v2 mit 15 Kernen und drei Ringbussen</title>
        <link>https://www.golem.de/news/ivy-bridge-ex-intels-xeon-e7-v2-mit-15-kernen-und-drei-ringbussen-1402-104646.html</link>
        <description>Als Serie E7-4000 bietet Intel seine neuen Serverprozessoren an. Die Xeons basieren jedoch auf der Ivy-Bridge-Architektur und wurden vor allem durch neue Bussysteme und AVX aufgewertet. Mit nur einem Die kann Intel CPUs von 6 bis 15 Kernen produzieren. (&lt;a href=&quot;https://www.golem.de/specials/xeon/&quot;&gt;Xeon&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=104646&amp;amp;page=1&amp;amp;ts=1392749820&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>8</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1402/104646-73525-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Als Serie E7-4000 bietet Intel seine neuen Serverprozessoren an. Die Xeons basieren jedoch auf der Ivy-Bridge-Architektur und wurden vor allem durch neue Bussysteme und AVX aufgewertet. Mit nur einem Die kann Intel CPUs von 6 bis 15 Kernen produzieren. (<a href="https://www.golem.de/specials/xeon/">Xeon</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=104646&amp;page=1&amp;ts=1392749820" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/intel-cpu-edram-mit-102-gbyte-s-bei-1-watt-und-effiziente-grafikkerne-1402-104485.html">
        <dc:format>text/html</dc:format>
        <dc:date>2014-02-11T13:04:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel-CPU: EDRAM mit 102 GByte/s bei 1 Watt und effiziente Grafikkerne</title>
        <link>https://www.golem.de/news/intel-cpu-edram-mit-102-gbyte-s-bei-1-watt-und-effiziente-grafikkerne-1402-104485.html</link>
        <description>Intel hat auf der Konferenz ISSCC die Verbindung zwischen Haswell-Prozessor und dem EDRAM erläutert. Der On-Package I/O ist nicht nur schnell, sondern auch sparsam - zudem bietet Haswell bisher unbekannte Stromspartechniken. Für die Zukunft entwickelt Intel weiterhin besonders effiziente Grafikkerne. (&lt;a href=&quot;https://www.golem.de/specials/isscc/&quot;&gt;ISSCC&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=104485&amp;amp;page=1&amp;amp;ts=1392116640&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>5</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1402/104485-73125-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Intel hat auf der Konferenz ISSCC die Verbindung zwischen Haswell-Prozessor und dem EDRAM erläutert. Der On-Package I/O ist nicht nur schnell, sondern auch sparsam - zudem bietet Haswell bisher unbekannte Stromspartechniken. Für die Zukunft entwickelt Intel weiterhin besonders effiziente Grafikkerne. (<a href="https://www.golem.de/specials/isscc/">ISSCC</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=104485&amp;page=1&amp;ts=1392116640" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/intel-cpu-haswells-spannungsregler-spult-durchs-chipgehaeuse-1402-104480.html">
        <dc:format>text/html</dc:format>
        <dc:date>2014-02-10T20:26:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel-CPU: Haswells Spannungsregler spult durchs Chipgehäuse</title>
        <link>https://www.golem.de/news/intel-cpu-haswells-spannungsregler-spult-durchs-chipgehaeuse-1402-104480.html</link>
        <description>Auf der Konferenz ISSCC hat Intel weitere Details zum Design der Haswell-CPUs genannt. Der integrierte Spannungsregler dient nicht nur zum Stromsparen, sondern sorgt auch für mehr Grafikleistung. Ein wichtiges Bauelement dafür, die Spulen, hat Intel in das Substrat verpflanzt. (&lt;a href=&quot;https://www.golem.de/specials/haswell/&quot;&gt;Haswell&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=104480&amp;amp;page=1&amp;amp;ts=1392056760&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>12</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1402/104480-73106-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Auf der Konferenz ISSCC hat Intel weitere Details zum Design der Haswell-CPUs genannt. Der integrierte Spannungsregler dient nicht nur zum Stromsparen, sondern sorgt auch für mehr Grafikleistung. Ein wichtiges Bauelement dafür, die Spulen, hat Intel in das Substrat verpflanzt. (<a href="https://www.golem.de/specials/haswell/">Haswell</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=104480&amp;page=1&amp;ts=1392056760" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/intel-puf-sichere-schluessel-durch-zufallszahlen-in-chip-arrays-1402-104456.html">
        <dc:format>text/html</dc:format>
        <dc:date>2014-02-09T22:55:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel PUF: Sichere Schlüssel durch Zufallszahlen in Chip-Arrays</title>
        <link>https://www.golem.de/news/intel-puf-sichere-schluessel-durch-zufallszahlen-in-chip-arrays-1402-104456.html</link>
        <description>Auf der International Solid State Circuits Conference (ISSCC) stellt Intel einige neue Grundlagentechniken für moderne Prozessoren vor. Darunter ist unter anderem eine Funktion für sichere Schlüssel, die auch Angriffen auf Chips widerstehen soll. (&lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/verschluesselung/&quot;&gt;Verschlüsselung&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=104456&amp;amp;page=1&amp;amp;ts=1391979300&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>31</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1402/104456-73031-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Auf der International Solid State Circuits Conference (ISSCC) stellt Intel einige neue Grundlagentechniken für moderne Prozessoren vor. Darunter ist unter anderem eine Funktion für sichere Schlüssel, die auch Angriffen auf Chips widerstehen soll. (<a href="https://www.golem.de/specials/intel/">Intel</a>, <a href="https://www.golem.de/specials/verschluesselung/">Verschlüsselung</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=104456&amp;page=1&amp;ts=1391979300" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/toshibas-embedded-sram-viel-laengere-standbyzeit-fuer-mobile-geraete-1302-97804.html">
        <dc:format>text/html</dc:format>
        <dc:date>2013-02-25T13:11:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Toshibas Embedded SRAM: Viel längere Standby-Zeit für mobile Geräte</title>
        <link>https://www.golem.de/news/toshibas-embedded-sram-viel-laengere-standbyzeit-fuer-mobile-geraete-1302-97804.html</link>
        <description>Wenn ein Smartphone oder Tablet nicht viel zu tun hat, benötigt es trotzdem Energie. Ein Verbraucher ist SRAM, der ständig versorgt werden muss. Das geht aber viel sparsamer, meint Toshiba. (&lt;a href=&quot;https://www.golem.de/specials/windows-rt/&quot;&gt;Windows RT&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/smartphone/&quot;&gt;Smartphone&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=97804&amp;amp;page=1&amp;amp;ts=1361790660&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>4</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1302/97804-41297-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Wenn ein Smartphone oder Tablet nicht viel zu tun hat, benötigt es trotzdem Energie. Ein Verbraucher ist SRAM, der ständig versorgt werden muss. Das geht aber viel sparsamer, meint Toshiba. (<a href="https://www.golem.de/specials/windows-rt/">Windows RT</a>, <a href="https://www.golem.de/specials/smartphone/">Smartphone</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=97804&amp;page=1&amp;ts=1361790660" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/lpddr3-1-gbyte-ddr3-speicher-fuer-smartphones-und-tablets-1202-89983.html">
        <dc:format>text/html</dc:format>
        <dc:date>2012-02-23T13:47:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>LPDDR3: 1 GByte DDR3-Speicher für Smartphones und Tablets</title>
        <link>https://www.golem.de/news/lpddr3-1-gbyte-ddr3-speicher-fuer-smartphones-und-tablets-1202-89983.html</link>
        <description>Samsung hat auf der Fachkonferenz ISSCC neue Details zu seinem DDR3-Speicher für mobile Geräte genannt. Aus zwei Chips lässt sich ein Stapel mit 1 GByte RAM bauen, der nicht mehr Energie verbrauchen, aber schneller als bisheriges LPDDR2 sein soll. (&lt;a href=&quot;https://www.golem.de/specials/ram/&quot;&gt;RAM&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/smartphone/&quot;&gt;Smartphone&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=89983&amp;amp;page=1&amp;amp;ts=1329997620&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments />
        <content:encoded><![CDATA[<img src="https://www.golem.de/1202/89983-30687-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Samsung hat auf der Fachkonferenz ISSCC neue Details zu seinem DDR3-Speicher für mobile Geräte genannt. Aus zwei Chips lässt sich ein Stapel mit 1 GByte RAM bauen, der nicht mehr Energie verbrauchen, aber schneller als bisheriges LPDDR2 sein soll. (<a href="https://www.golem.de/specials/ram/">RAM</a>, <a href="https://www.golem.de/specials/smartphone/">Smartphone</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=89983&amp;page=1&amp;ts=1329997620" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/chinesischer-forschungschip-16-core-cpu-mit-message-passing-1202-89946.html">
        <dc:format>text/html</dc:format>
        <dc:date>2012-02-22T12:48:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Chinesischer Forschungschip: 16-Core-CPU mit Message Passing</title>
        <link>https://www.golem.de/news/chinesischer-forschungschip-16-core-cpu-mit-message-passing-1202-89946.html</link>
        <description>Auf der Fachkonferenz ISSCC haben chinesische Forscher einen RISC-Prozessor mit 16 Kernen vorgestellt. Statt mit herkömmlicher Speicherverwaltung arbeitet das Design mit Message Passing, das per Hardware gesteuert wird. Ziel sind effizientere Supercomputer. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/tsmc/&quot;&gt;TSMC&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=89946&amp;amp;page=1&amp;amp;ts=1329907680&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>12</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1202/89946-30596-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Auf der Fachkonferenz ISSCC haben chinesische Forscher einen RISC-Prozessor mit 16 Kernen vorgestellt. Statt mit herkömmlicher Speicherverwaltung arbeitet das Design mit Message Passing, das per Hardware gesteuert wird. Ziel sind effizientere Supercomputer. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/tsmc/">TSMC</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=89946&amp;page=1&amp;ts=1329907680" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/sony-funkuebertragung-mit-6-3-gbit-s-1202-89909.html">
        <dc:format>text/html</dc:format>
        <dc:date>2012-02-21T09:35:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Sony: Funkübertragung mit 6,3 GBit/s</title>
        <link>https://www.golem.de/news/sony-funkuebertragung-mit-6-3-gbit-s-1202-89909.html</link>
        <description>Sony und das Tokyo Institute of Technology haben einen stromsparenden Baustein entwickelt, der eine Funkübertragung mit einer Datenrate von brutto 6,3 GBit pro Sekunde erreichen soll. Er ist vor allem für mobile Geräte gedacht. (&lt;a href=&quot;https://www.golem.de/specials/sony/&quot;&gt;Sony&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/netzwerk/&quot;&gt;Netzwerk&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=89909&amp;amp;page=1&amp;amp;ts=1329809700&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>9</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1202/89909-30470-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Sony und das Tokyo Institute of Technology haben einen stromsparenden Baustein entwickelt, der eine Funkübertragung mit einer Datenrate von brutto 6,3 GBit pro Sekunde erreichen soll. Er ist vor allem für mobile Geräte gedacht. (<a href="https://www.golem.de/specials/sony/">Sony</a>, <a href="https://www.golem.de/specials/netzwerk/">Netzwerk</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=89909&amp;page=1&amp;ts=1329809700" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/news/rosepoint-intel-integriert-wlan-in-atom-cpu-1202-89891.html">
        <dc:format>text/html</dc:format>
        <dc:date>2012-02-20T13:07:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Rosepoint: Intel integriert WLAN in Atom-CPU</title>
        <link>https://www.golem.de/news/rosepoint-intel-integriert-wlan-in-atom-cpu-1202-89891.html</link>
        <description>Das erste &quot;silicon radio&quot;, das zusammen mit einem x86-Prozessor auf einem Chip sitzt, ist fertig. Intel stellte das Forschungsprojekt Rosepoint auf der Konferenz ISSCC vor. Das WLAN-Modul im Atom braucht keine weiteren Zusatzchips. (&lt;a href=&quot;https://www.golem.de/specials/atom/&quot;&gt;Atom&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=89891&amp;amp;page=1&amp;amp;ts=1329736020&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>11</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1202/89891-30430-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Das erste "silicon radio", das zusammen mit einem x86-Prozessor auf einem Chip sitzt, ist fertig. Intel stellte das Forschungsprojekt Rosepoint auf der Konferenz ISSCC vor. Das WLAN-Modul im Atom braucht keine weiteren Zusatzchips. (<a href="https://www.golem.de/specials/atom/">Atom</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=89891&amp;page=1&amp;ts=1329736020" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1108/85919.html">
        <dc:format>text/html</dc:format>
        <dc:date>2011-08-23T14:54:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intels Itanium: Poulson korrigiert falsche Befehle selbst</title>
        <link>https://www.golem.de/1108/85919.html</link>
        <description>Der nächste Itanium-Prozessor, Codename Poulson, soll 2012 auf den Markt kommen. Für mehr Zuverlässigkeit kann die mit bis zu acht Kernen bestückte CPU fehlerhafte Befehle ohne Umweg über den Cache neu ausführen. (&lt;a href=&quot;https://www.golem.de/specials/itanium/&quot;&gt;Itanium&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=85919&amp;amp;page=1&amp;amp;ts=1314104040&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>7</slash:comments>
        <content:encoded><![CDATA[<img src="https://www.golem.de/1108/85919-19398-i_rc.jpg" width="416" height="234" vspace="3" hspace="8" align="left">Der nächste Itanium-Prozessor, Codename Poulson, soll 2012 auf den Markt kommen. Für mehr Zuverlässigkeit kann die mit bis zu acht Kernen bestückte CPU fehlerhafte Befehle ohne Umweg über den Cache neu ausführen. (<a href="https://www.golem.de/specials/itanium/">Itanium</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=85919&amp;page=1&amp;ts=1314104040" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1102/81673.html">
        <dc:format>text/html</dc:format>
        <dc:date>2011-02-24T14:36:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Biegsam: Belgische Forscher bauen Prozessor aus Kunststoff</title>
        <link>https://www.golem.de/1102/81673.html</link>
        <description>Er ist biegsam, aber noch nicht besonders leistungsfähig: Belgische Wissenschaftler haben einen Prozessor mit Halbleitern aus einem Polymer gebaut. (&lt;a href=&quot;https://www.golem.de/specials/isscc/&quot;&gt;ISSCC&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/wissenschaft/&quot;&gt;Wissenschaft&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=81673&amp;amp;page=1&amp;amp;ts=1298550960&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>11</slash:comments>
        <content:encoded><![CDATA[Er ist biegsam, aber noch nicht besonders leistungsfähig: Belgische Wissenschaftler haben einen Prozessor mit Halbleitern aus einem Polymer gebaut. (<a href="https://www.golem.de/specials/isscc/">ISSCC</a>, <a href="https://www.golem.de/specials/wissenschaft/">Wissenschaft</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=81673&amp;page=1&amp;ts=1298550960" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1102/81640.html">
        <dc:format>text/html</dc:format>
        <dc:date>2011-02-23T13:53:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>ISSCC: AMDs Bulldozer mit Chip-Multi-Threading</title>
        <link>https://www.golem.de/1102/81640.html</link>
        <description>In San Francisco hat AMD seine neue Architektur &quot;Bulldozer&quot; näher erläutert. Die bis zu acht Kerne teilen sich mehr Einheiten, als bei x86-Prozessoren bisher üblich war. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=81640&amp;amp;page=1&amp;amp;ts=1298461980&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>12</slash:comments>
        <content:encoded><![CDATA[In San Francisco hat AMD seine neue Architektur "Bulldozer" näher erläutert. Die bis zu acht Kerne teilen sich mehr Einheiten, als bei x86-Prozessoren bisher üblich war. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=81640&amp;page=1&amp;ts=1298461980" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1102/81600.html">
        <dc:format>text/html</dc:format>
        <dc:date>2011-02-22T12:56:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>ISSCC: Bulldozer mit 3,5 GHz, Power mit 5,2 GHz, China mit Octocore</title>
        <link>https://www.golem.de/1102/81600.html</link>
        <description>In San Francisco stellt die Prozessorbranche derzeit auf der International Solid-State Circuits Conference ihre neuen Produkte vor. Am Gigahertzrennen beteiligt sich nur noch IBM, andere Unternehmen setzen auf neue Architekturen oder mehr Kerne. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=81600&amp;amp;page=1&amp;amp;ts=1298372160&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>6</slash:comments>
        <content:encoded><![CDATA[In San Francisco stellt die Prozessorbranche derzeit auf der International Solid-State Circuits Conference ihre neuen Produkte vor. Am Gigahertzrennen beteiligt sich nur noch IBM, andere Unternehmen setzen auf neue Architekturen oder mehr Kerne. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/amd/">AMD</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=81600&amp;page=1&amp;ts=1298372160" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1102/81571.html">
        <dc:format>text/html</dc:format>
        <dc:date>2011-02-21T13:07:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel Itanium: Poulson mit 3 Milliarden Transistoren und neuer Pipeline</title>
        <link>https://www.golem.de/1102/81571.html</link>
        <description>Der nächste Itanium-Prozessor soll in der Komplexität von Halbleitern wieder einmal Maßstäbe setzen. Die unter dem Codenamen &quot;Poulson&quot; geführte CPU soll aus über 3 Milliarden Transistoren mit acht Kernen bestehen. (&lt;a href=&quot;https://www.golem.de/specials/itanium/&quot;&gt;Itanium&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=81571&amp;amp;page=1&amp;amp;ts=1298286420&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>15</slash:comments>
        <content:encoded><![CDATA[Der nächste Itanium-Prozessor soll in der Komplexität von Halbleitern wieder einmal Maßstäbe setzen. Die unter dem Codenamen "Poulson" geführte CPU soll aus über 3 Milliarden Transistoren mit acht Kernen bestehen. (<a href="https://www.golem.de/specials/itanium/">Itanium</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=81571&amp;page=1&amp;ts=1298286420" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1011/79649.html">
        <dc:format>text/html</dc:format>
        <dc:date>2010-11-24T13:40:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Serverprozessor: Nächster Itanium &quot;Poulson&quot; mit 50 MByte Cache und 8 Kernen</title>
        <link>https://www.golem.de/1011/79649.html</link>
        <description>Intels in 32 Nanometern Strukturbreite hergestellter Itanium, der für 2012 erwartete &quot;Poulson&quot;, wird die rekordverdächtige Menge von 50 MByte Cache besitzen. Dies geht aus dem Programm der Halbleiterkonferenz ISSCC hervor. (&lt;a href=&quot;https://www.golem.de/specials/itanium/&quot;&gt;Itanium&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=79649&amp;amp;page=1&amp;amp;ts=1290598800&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>42</slash:comments>
        <content:encoded><![CDATA[Intels in 32 Nanometern Strukturbreite hergestellter Itanium, der für 2012 erwartete "Poulson", wird die rekordverdächtige Menge von 50 MByte Cache besitzen. Dies geht aus dem Programm der Halbleiterkonferenz ISSCC hervor. (<a href="https://www.golem.de/specials/itanium/">Itanium</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=79649&amp;page=1&amp;ts=1290598800" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1002/73231.html">
        <dc:format>text/html</dc:format>
        <dc:date>2010-02-18T15:42:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Serielle Übertragung mit 16 GBit/s demonstriert</title>
        <link>https://www.golem.de/1002/73231.html</link>
        <description>Im Labor haben Forscher von NEC ein Übertragungsverfahren entwickelt, mit dem sich über einen seriellen Link bis zu 16 Gigabit pro Sekunde erreichen lassen. Mittels Signalvergleichen sollen sich so höhere Geschwindigkeiten als bei PCI-Express erreichen lassen. (&lt;a href=&quot;https://www.golem.de/specials/technologie/&quot;&gt;Technologie&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/usb-3.0/&quot;&gt;USB 3.0&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=73231&amp;amp;page=1&amp;amp;ts=1266500520&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>43</slash:comments>
        <content:encoded><![CDATA[Im Labor haben Forscher von NEC ein Übertragungsverfahren entwickelt, mit dem sich über einen seriellen Link bis zu 16 Gigabit pro Sekunde erreichen lassen. Mittels Signalvergleichen sollen sich so höhere Geschwindigkeiten als bei PCI-Express erreichen lassen. (<a href="https://www.golem.de/specials/technologie/">Technologie</a>, <a href="https://www.golem.de/specials/usb-3.0/">USB 3.0</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=73231&amp;page=1&amp;ts=1266500520" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1002/72971.html">
        <dc:format>text/html</dc:format>
        <dc:date>2010-02-09T12:32:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>AMD verrät Details zu CPU- und GPU-Kombination Llano</title>
        <link>https://www.golem.de/1002/72971.html</link>
        <description>Auf der International Solid-State Circuit Conference (ISSCC) hat AMD einige wenige Details zu seinen kommenden Fusion-CPUs veröffentlicht. Die Kombination aus vier CPU-Kernen und einer DirectX-11-GPU soll besonders sparsam und ab 2011 in Notebooks zu finden sein. (&lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/grafikhardware/&quot;&gt;Grafikkarten&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=72971&amp;amp;page=1&amp;amp;ts=1265711520&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>12</slash:comments>
        <content:encoded><![CDATA[Auf der International Solid-State Circuit Conference (ISSCC) hat AMD einige wenige Details zu seinen kommenden Fusion-CPUs veröffentlicht. Die Kombination aus vier CPU-Kernen und einer DirectX-11-GPU soll besonders sparsam und ab 2011 in Notebooks zu finden sein. (<a href="https://www.golem.de/specials/amd/">AMD</a>, <a href="https://www.golem.de/specials/grafikhardware/">Grafikkarten</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=72971&amp;page=1&amp;ts=1265711520" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1002/72885.html">
        <dc:format>text/html</dc:format>
        <dc:date>2010-02-04T13:23:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intels 6-Kerner Gulftown hat 1,17 Milliarden Transistoren</title>
        <link>https://www.golem.de/1002/72885.html</link>
        <description>Im Vorfeld der ISSCC hat Intel ein paar Daten zum bereits für März 2010 erwarteten ersten 6-Kern-Prozessor für Desktops verraten. Die CPU mit Codenamen Gulftown kann auch zu zweit betrieben werden, zudem ist auch DDR3-Speicher mit geringer Spannung möglich. (&lt;a href=&quot;https://www.golem.de/specials/cpu/&quot;&gt;Prozessor&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/intel/&quot;&gt;Intel&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=72885&amp;amp;page=1&amp;amp;ts=1265282580&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>23</slash:comments>
        <content:encoded><![CDATA[Im Vorfeld der ISSCC hat Intel ein paar Daten zum bereits für März 2010 erwarteten ersten 6-Kern-Prozessor für Desktops verraten. Die CPU mit Codenamen Gulftown kann auch zu zweit betrieben werden, zudem ist auch DDR3-Speicher mit geringer Spannung möglich. (<a href="https://www.golem.de/specials/cpu/">Prozessor</a>, <a href="https://www.golem.de/specials/intel/">Intel</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=72885&amp;page=1&amp;ts=1265282580" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/1002/72849.html">
        <dc:format>text/html</dc:format>
        <dc:date>2010-02-03T12:26:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>Intel liefert Itanium Tukwila aus - irgendwie</title>
        <link>https://www.golem.de/1002/72849.html</link>
        <description>Laut einer kurzen Pressemeldung von Intel liefert das Unternehmen erste Exemplare des Quad-Core-Itanium mit dem Codenamen Tukwila aus. Der Prozessor ist über zwei Jahre verspätet, soll nun aber bis März 2010 so richtig auf den Markt gebracht werden. (&lt;a href=&quot;https://www.golem.de/specials/itanium/&quot;&gt;Itanium&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/computer/&quot;&gt;Computer&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=72849&amp;amp;page=1&amp;amp;ts=1265192760&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>36</slash:comments>
        <content:encoded><![CDATA[Laut einer kurzen Pressemeldung von Intel liefert das Unternehmen erste Exemplare des Quad-Core-Itanium mit dem Codenamen Tukwila aus. Der Prozessor ist über zwei Jahre verspätet, soll nun aber bis März 2010 so richtig auf den Markt gebracht werden. (<a href="https://www.golem.de/specials/itanium/">Itanium</a>, <a href="https://www.golem.de/specials/computer/">Computer</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=72849&amp;page=1&amp;ts=1265192760" alt="" width="1" height="1" />]]></content:encoded>
    </item>
    <item rdf:about="https://www.golem.de/0911/71513.html">
        <dc:format>text/html</dc:format>
        <dc:date>2009-11-27T12:26:00+02:00</dc:date>
        <dc:source>https://www.golem.de</dc:source>
        <dc:creator>Golem.de</dc:creator>
        <title>AMD plant 32-nm-Kerne mit vollständiger Abschaltung</title>
        <link>https://www.golem.de/0911/71513.html</link>
        <description>Auf der nächsten International Solid-State Circuit Conference (ISSCC) will AMD im Februar 2010 seine ersten vollständig abschaltbaren Prozessorkerne vorstellen. Bei geringer Last sollen die CPUs so viel sparsamer werden. AMD zieht dabei mit Intel gleich, das bereits eine ähnliche Technik anbietet. (&lt;a href=&quot;https://www.golem.de/specials/amd/&quot;&gt;AMD&lt;/a&gt;, &lt;a href=&quot;https://www.golem.de/specials/core-i7/&quot;&gt;Core i7&lt;/a&gt;) &lt;img src=&quot;https://cpx.golem.de/cpx.php?class=17&amp;amp;aid=71513&amp;amp;page=1&amp;amp;ts=1259317560&quot; alt=&quot;&quot; width=&quot;1&quot; height=&quot;1&quot; /&gt;</description>
        <slash:comments>17</slash:comments>
        <content:encoded><![CDATA[Auf der nächsten International Solid-State Circuit Conference (ISSCC) will AMD im Februar 2010 seine ersten vollständig abschaltbaren Prozessorkerne vorstellen. Bei geringer Last sollen die CPUs so viel sparsamer werden. AMD zieht dabei mit Intel gleich, das bereits eine ähnliche Technik anbietet. (<a href="https://www.golem.de/specials/amd/">AMD</a>, <a href="https://www.golem.de/specials/core-i7/">Core i7</a>) <img src="https://cpx.golem.de/cpx.php?class=17&amp;aid=71513&amp;page=1&amp;ts=1259317560" alt="" width="1" height="1" />]]></content:encoded>
    </item>
</rdf:RDF>
